(1) Der Kontrolleffekt von vGS auf ID und Kanal
① Fall von vGS=0
Es ist ersichtlich, dass es zwischen Drain d und Source s des Anreicherungsmodus zwei direkt hintereinander liegende PN-Übergänge gibtMOSFET.
Wenn die Gate-Source-Spannung vGS = 0 ist, gibt es immer einen PN-Übergang im umgekehrt vorgespannten Zustand, auch wenn die Drain-Source-Spannung vDS hinzugefügt wird und unabhängig von der Polarität von vDS. Es gibt keinen leitenden Kanal zwischen Drain und Source, daher ist der Drain-Strom ID≈0 zu diesem Zeitpunkt.
② Der Fall von vGS>0
Wenn vGS>0, wird in der SiO2-Isolierschicht zwischen Gate und Substrat ein elektrisches Feld erzeugt. Die Richtung des elektrischen Feldes ist senkrecht zu dem elektrischen Feld, das vom Gate zum Substrat auf der Halbleiteroberfläche gerichtet ist. Dieses elektrische Feld stößt Löcher ab und zieht Elektronen an. Löcher abstoßen: Die Löcher im P-Typ-Substrat in der Nähe des Gates werden abgestoßen, wodurch unbewegliche Akzeptorionen (negative Ionen) zurückbleiben, die eine Verarmungsschicht bilden. Elektronen anziehen: Die Elektronen (Minoritätsträger) im P-Typ-Substrat werden von der Substratoberfläche angezogen.
(2) Bildung eines leitfähigen Kanals:
Wenn der vGS-Wert klein ist und die Fähigkeit, Elektronen anzuziehen, nicht stark ist, gibt es immer noch keinen leitenden Kanal zwischen Drain und Source. Mit zunehmendem vGS werden mehr Elektronen von der Oberflächenschicht des P-Substrats angezogen. Wenn vGS einen bestimmten Wert erreicht, bilden diese Elektronen eine dünne Schicht vom N-Typ auf der Oberfläche des P-Substrats in der Nähe des Gates und werden mit den beiden N+-Bereichen verbunden, wodurch ein leitender Kanal vom N-Typ zwischen Drain und Source entsteht. Ihr Leitfähigkeitstyp ist dem des P-Substrats entgegengesetzt und wird daher auch als Inversionsschicht bezeichnet. Je größer vGS ist, desto stärker ist das auf die Halbleiteroberfläche wirkende elektrische Feld, desto mehr Elektronen werden von der Oberfläche des P-Substrats angezogen, desto dicker ist der leitende Kanal und desto kleiner ist der Kanalwiderstand. Die Gate-Source-Spannung, wenn sich der Kanal zu bilden beginnt, wird als Einschaltspannung bezeichnet und durch VT dargestellt.
DerN-Kanal MOSFETWenn vGS < VT ist, kann der oben diskutierte Kanal keinen leitenden Kanal bilden und die Röhre befindet sich in einem abgeschnittenen Zustand. Nur wenn vGS≥VT ist, kann ein Kanal gebildet werden. So etwasMOSFETDas muss einen leitenden Kanal bilden, wenn vGS≥VT als Anreicherungsmodus bezeichnet wirdMOSFET. Nachdem der Kanal gebildet wurde, wird ein Drain-Strom erzeugt, wenn eine Durchlassspannung vDS zwischen Drain und Source angelegt wird. Der Einfluss von vDS auf ID: Wenn vGS > VT und ein bestimmter Wert ist, ist der Einfluss der Drain-Source-Spannung vDS auf den leitenden Kanal und den Strom ID ähnlich dem des Sperrschicht-Feldeffekttransistors. Der durch den Drain-Strom ID entlang des Kanals erzeugte Spannungsabfall führt dazu, dass die Spannungen zwischen jedem Punkt im Kanal und dem Gate nicht mehr gleich sind. Am quellennahen Ende ist die Spannung am größten, dort wo der Kanal am dicksten ist. Die Spannung am Drain-Ende ist am kleinsten und ihr Wert beträgt VGD=vGS-vDS, sodass der Kanal hier am dünnsten ist. Aber wenn vDS klein ist (vDS
Zeitpunkt der Veröffentlichung: 12. November 2023
