Leistungshalbleiterbauelemente werden häufig in der Industrie, im Verbrauch, im Militär und in anderen Bereichen eingesetzt und haben eine hohe strategische Position. Schauen wir uns das Gesamtbild der Leistungsgeräte anhand eines Bildes an:
Leistungshalbleiterbauelemente können entsprechend dem Grad der Steuerung der Schaltungssignale in vollständige Typen, halbgesteuerte Typen und nicht steuerbare Typen unterteilt werden. Oder entsprechend den Signaleigenschaften der Treiberschaltung kann diese in spannungsgesteuerte Typen, stromgesteuerte Typen usw. unterteilt werden.
| Einstufung | Typ | Spezifische Leistungshalbleitergeräte |
| Steuerbarkeit elektrischer Signale | Halbkontrollierter Typ | SCR |
| Volle Kontrolle | GTO, GTR, MOSFET, IGBT | |
| Unkontrollierbar | Leistungsdiode | |
| Fahrsignaleigenschaften | Spannungsgesteuerter Typ | IGBT, MOSFET, SITH |
| Stromgesteuerter Typ | SCR, GTO, GTR | |
| Effektive Signalwellenform | Impulstriggertyp | SCR、GTO |
| Elektronischer Steuerungstyp | GTR, MOSFET, IGBT | |
| Situationen, an denen stromführende Elektronen beteiligt sind | bipolares Gerät | Leistungsdiode, SCR, GTO, GTR, BSIT, BJT |
| Unipolares Gerät | MOSFET、SIT | |
| Verbundgerät | MCT, IGBT, SITH und IGCT |
Verschiedene Leistungshalbleitergeräte haben unterschiedliche Eigenschaften wie Spannung, Stromkapazität, Impedanzfähigkeit und Größe. Im tatsächlichen Einsatz müssen geeignete Geräte entsprechend den unterschiedlichen Bereichen und Anforderungen ausgewählt werden.
Die Halbleiterindustrie hat seit ihrer Entstehung drei Generationen materieller Veränderungen durchgemacht. Bisher wird das erste Halbleitermaterial Si hauptsächlich im Bereich der Leistungshalbleiterbauelemente eingesetzt.
| Halbleitermaterial | Bandlücke (eV) | Schmelzpunkt (K) | Hauptanwendung | |
| Halbleitermaterialien der 1. Generation | Ge | 1.1 | 1221 | Niederspannungs-, Niederfrequenz-, Mittelleistungstransistoren, Fotodetektoren |
| Halbleitermaterialien der 2. Generation | Si | 0,7 | 1687 | |
| Halbleitermaterialien der 3. Generation | GaAs | 1.4 | 1511 | Mikrowellen, Millimeterwellengeräte, lichtemittierende Geräte |
| SiC | 3.05 | 2826 | 1. Hochtemperatur-, Hochfrequenz- und strahlungsbeständige Hochleistungsgeräte 2. Blaue, hochwertige, violette Leuchtdioden, Halbleiterlaser | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | >3800 | ||
| ZnO | 3.37 | 2248 | ||
Fassen Sie die Eigenschaften halbgesteuerter und vollständig gesteuerter Leistungsgeräte zusammen:
| Gerätetyp | SCR | GTR | MOSFET | IGBT |
| Kontrolltyp | Impulsauslöser | Aktuelle Kontrolle | Spannungsregelung | Filmzentrum |
| selbstabschaltende Leitung | Kommutierungsabschaltung | selbstabschaltendes Gerät | selbstabschaltendes Gerät | selbstabschaltendes Gerät |
| Arbeitsfrequenz | <1 kHz | <30 kHz | 20 kHz-MHz | <40 kHz |
| Antriebskraft | klein | groß | klein | klein |
| Schaltverluste | groß | groß | groß | groß |
| Leitungsverlust | klein | klein | groß | klein |
| Spannungs- und Strompegel | 最大 | groß | Minimum | mehr |
| Typische Anwendungen | Mittelfrequenz-Induktionserwärmung | USV-Frequenzumrichter | Schaltnetzteil | USV-Frequenzumrichter |
| Preis | am niedrigsten | untere | mitten drin | Das teuerste |
| Leitfähigkeitsmodulationseffekt | haben | haben | keiner | haben |
Lernen Sie MOSFETs kennen
MOSFET hat eine hohe Eingangsimpedanz, geringes Rauschen und eine gute thermische Stabilität; Da es sich um einen einfachen Herstellungsprozess und eine starke Strahlung handelt, wird es üblicherweise in Verstärkerschaltungen oder Schaltkreisen verwendet.
(1) Hauptauswahlparameter: Drain-Source-Spannung VDS (Spannungsfestigkeit), ID-Dauerleckstrom, RDS(on)-Einschaltwiderstand, Ciss-Eingangskapazität (Sperrschichtkapazität), Qualitätsfaktor FOM=Ron*Qg usw.
(2) Je nach Prozess wird es in TrenchMOS unterteilt: Trench-MOSFET, hauptsächlich im Niederspannungsbereich innerhalb von 100 V; SGT (Split Gate) MOSFET: Split-Gate-MOSFET, hauptsächlich im Mittel- und Niederspannungsbereich innerhalb von 200 V; SJ MOSFET: Super-Junction-MOSFET, hauptsächlich im Hochspannungsbereich 600–800 V;
In einem Schaltnetzteil, beispielsweise einem Open-Drain-Schaltkreis, ist der Drain intakt mit der Last verbunden, was als Open-Drain bezeichnet wird. In einem Open-Drain-Schaltkreis kann der Laststrom unabhängig von der angeschlossenen Spannung ein- und ausgeschaltet werden. Es ist ein ideales analoges Schaltgerät. Dies ist das Prinzip des MOSFET als Schaltgerät.
Gemessen am Marktanteil konzentrieren sich MOSFETs fast ausschließlich in den Händen großer internationaler Hersteller. Unter anderem erwarb Infineon 2015 IR (American International Rectifier Company) und wurde zum Branchenführer. ON Semiconductor schloss im September 2016 auch die Übernahme von Fairchild Semiconductor ab. Der Marktanteil sprang auf den zweiten Platz, und die Verkaufsrangliste lautete dann Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna usw.;
Mainstream-MOSFET-Marken sind in mehrere Serien unterteilt: amerikanische, japanische und koreanische.
Amerikanische Serien: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS usw.;
Japanisch: Toshiba, Renesas, ROHM usw.;
Koreanische Serien: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Kategorien von MOSFET-Paketen
Je nach Art der Installation auf der Leiterplatte gibt es zwei Haupttypen von MOSFET-Gehäusen: Plug-in (Through Hole) und Oberflächenmontage (Surface Mount).
Der Stecktyp bedeutet, dass die Stifte des MOSFET durch die Befestigungslöcher der Leiterplatte geführt und mit der Leiterplatte verschweißt werden. Zu den gängigen Plug-in-Paketen gehören: Dual In-Line Package (DIP), Transistor Outline Package (TO) und Pin Grid Array Package (PGA).
Steckbare Verpackung
Bei der Oberflächenmontage werden die MOSFET-Stifte und der Wärmeableitungsflansch mit den Pads auf der Oberfläche der Leiterplatte verschweißt. Zu den typischen oberflächenmontierten Gehäusen gehören: Transistor-Outline (D-PAK), Small-Outline-Transistor (SOT), Small-Outline-Gehäuse (SOP), Quad-Flat-Gehäuse (QFP), Plastic Leaded Chip Carrier (PLCC) usw.
Gehäuse zur Oberflächenmontage
Mit der Entwicklung der Technologie werden bei Leiterplatten wie Motherboards und Grafikkarten derzeit immer weniger direkte Plug-in-Verpackungen verwendet, und es werden immer mehr oberflächenmontierte Verpackungen verwendet.
1. Dual-Inline-Paket (DIP)
Das DIP-Gehäuse verfügt über zwei Stiftreihen und muss in einen Chipsockel mit DIP-Struktur eingesetzt werden. Die Ableitungsmethode ist SDIP (Shrink DIP), ein Shrink-Double-In-Line-Paket. Die Pin-Dichte ist 6-mal höher als die von DIP.
Zu den Formen der DIP-Verpackungsstruktur gehören: mehrschichtiges Keramik-Dual-in-Line-DIP, einschichtiges Keramik-Dual-in-Line-DIP, Lead-Frame-DIP (einschließlich Glaskeramik-Dichtungstyp, Kunststoffkapselungsstrukturtyp, niedrigschmelzende Keramikglaskapselung). Typ) usw. Das Merkmal der DIP-Verpackung besteht darin, dass sie das Durchlochschweißen von Leiterplatten problemlos realisieren kann und eine gute Kompatibilität mit der Hauptplatine aufweist.
Da jedoch die Verpackungsfläche und -dicke relativ groß ist und die Stifte beim Ein- und Aussteckvorgang leicht beschädigt werden, ist die Zuverlässigkeit schlecht. Gleichzeitig überschreitet die Anzahl der Pins aufgrund des Einflusses des Prozesses im Allgemeinen nicht 100. Daher hat sich die DIP-Verpackung im Zuge der hohen Integration der Elektronikindustrie allmählich aus der Phase der Geschichte zurückgezogen.
2. Transistor-Umrisspaket (TO)
Frühe Verpackungsspezifikationen wie TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251 usw. sind allesamt Plug-in-Verpackungsdesigns.
TO-3P/247: Dies ist eine häufig verwendete Verpackungsform für Mittel-Hochspannungs- und Hochstrom-MOSFETs. Das Produkt zeichnet sich durch eine hohe Spannungsfestigkeit und eine hohe Durchschlagsfestigkeit aus.
TO-220/220F: TO-220F ist ein Vollkunststoffgehäuse und es ist nicht erforderlich, bei der Installation auf einem Heizkörper eine Isolierunterlage hinzuzufügen; TO-220 verfügt über ein Metallblech, das mit dem mittleren Stift verbunden ist, und für die Installation des Kühlers ist eine Isolierunterlage erforderlich. Die MOSFETs dieser beiden Gehäusearten sehen ähnlich aus und können austauschbar verwendet werden.
TO-251: Dieses verpackte Produkt wird hauptsächlich verwendet, um Kosten zu senken und die Produktgröße zu reduzieren. Es wird hauptsächlich in Umgebungen mit Mittelspannung und hohem Strom unter 60 A und Hochspannung unter 7 N eingesetzt.
TO-92: Dieses Paket wird nur für Niederspannungs-MOSFET (Strom unter 10 A, Spannungsfestigkeit unter 60 V) und Hochspannung 1N60/65 verwendet, um die Kosten zu senken.
In den letzten Jahren ist die Nachfrage auf dem Markt für Oberflächenmontage aufgrund der hohen Schweißkosten des Plug-in-Verpackungsprozesses und der schlechteren Wärmeableitungsleistung gegenüber Patch-Produkten weiter gestiegen, was auch zur Entwicklung von TO-Verpackungen geführt hat in oberflächenmontierbare Verpackungen.
TO-252 (auch D-PAK genannt) und TO-263 (D2PAK) sind beide oberflächenmontierbare Gehäuse.
Um das Erscheinungsbild des Produkts zu verpacken
TO252/D-PAK ist ein Kunststoff-Chipgehäuse, das häufig zum Verpacken von Leistungstransistoren und Spannungsstabilisierungschips verwendet wird. Es ist eines der aktuellen Mainstream-Pakete. Der MOSFET, der diese Verpackungsmethode verwendet, verfügt über drei Elektroden: Gate (G), Drain (D) und Source (S). Der Ablassstift (D) ist abgeschnitten und wird nicht verwendet. Stattdessen dient der Kühlkörper auf der Rückseite als Drain (D), der direkt mit der Platine verschweißt ist. Einerseits dient es der Ausgabe großer Ströme, andererseits leitet es Wärme über die Leiterplatte ab. Daher gibt es drei D-PAK-Pads auf der Leiterplatte und das Drain-Pad (D) ist größer. Die Verpackungsspezifikationen lauten wie folgt:
Spezifikationen für TO-252/D-PAK-Gehäusegrößen
TO-263 ist eine Variante von TO-220. Es dient hauptsächlich der Verbesserung der Produktionseffizienz und der Wärmeableitung. Es unterstützt extrem hohe Ströme und Spannungen. Es kommt häufiger bei Mittelspannungs-Hochstrom-MOSFETs unter 150 A und über 30 V vor. Neben D2PAK (TO-263AB) umfasst es auch TO263-2, TO263-3, TO263-5, TO263-7 und andere Stile, die TO-263 untergeordnet sind, hauptsächlich aufgrund der unterschiedlichen Anzahl und Abstände der Pins .
TO-263/D2PAK-Paketgrößenspezifikations
3. Pin-Grid-Array-Gehäuse (PGA)
Innerhalb und außerhalb des PGA-Chips (Pin Grid Array Package) befinden sich mehrere quadratische Array-Pins. Jeder quadratische Array-Pin ist in einem bestimmten Abstand um den Chip herum angeordnet. Abhängig von der Anzahl der Stifte können daraus 2 bis 5 Kreise geformt werden. Bei der Installation stecken Sie den Chip einfach in den speziellen PGA-Sockel. Es bietet die Vorteile eines einfachen Ein- und Aussteckens sowie einer hohen Zuverlässigkeit und kann sich an höhere Frequenzen anpassen.
PGA-Paketstil
Die meisten seiner Chipsubstrate bestehen aus Keramikmaterial, einige verwenden spezielles Kunststoffharz als Substrat. Technisch gesehen beträgt der Pin-Achsabstand in der Regel 2,54 mm und die Anzahl der Pins liegt zwischen 64 und 447. Charakteristisch für diese Verpackungsart ist, dass je kleiner die Verpackungsfläche (Volumen) ist, desto geringer ist der Stromverbrauch (Leistung). ) es aushalten kann und umgekehrt. Diese Verpackungsart von Chips war in der Anfangszeit häufiger anzutreffen und wurde vor allem für die Verpackung von Produkten mit hohem Stromverbrauch wie CPUs verwendet. Beispielsweise verwenden Intels 80486 und Pentium alle diesen Verpackungsstil; Es wird von MOSFET-Herstellern nicht allgemein übernommen.
4. Small Outline Transistor Package (SOT)
SOT (Small Out-Line Transistor) ist ein kleines Leistungstransistorpaket vom Patch-Typ, das hauptsächlich SOT23, SOT89, SOT143, SOT25 (d. h. SOT23-5) usw. umfasst. SOT323, SOT363/SOT26 (d. h. SOT23-6) und andere Typen sind es abgeleitet, die kleiner sind als TO-Pakete.
SOT-Pakettyp
SOT23 ist ein häufig verwendetes Transistorgehäuse mit drei flügelförmigen Stiften, nämlich Kollektor, Emitter und Basis, die auf beiden Seiten der langen Seite des Bauteils aufgeführt sind. Dabei liegen Emitter und Basis auf derselben Seite. Sie kommen häufig in Transistoren mit geringer Leistung, Feldeffekttransistoren und Verbundtransistoren mit Widerstandsnetzwerken vor. Sie haben eine gute Festigkeit, aber eine schlechte Lötbarkeit. Das Erscheinungsbild ist in Abbildung (a) unten dargestellt.
SOT89 verfügt über drei kurze Pins, die auf einer Seite des Transistors verteilt sind. Die andere Seite ist ein Metallkühlkörper, der mit der Basis verbunden ist, um die Wärmeableitungsfähigkeit zu erhöhen. Es kommt häufig in oberflächenmontierten Silizium-Leistungstransistoren vor und eignet sich für Anwendungen mit höherer Leistung. Das Erscheinungsbild ist in Abbildung (b) unten dargestellt.
SOT143 verfügt über vier kurze flügelförmige Stifte, die von beiden Seiten herausgeführt werden. Das breitere Ende des Stifts ist der Kollektor. Dieser Gehäusetyp ist bei Hochfrequenztransistoren üblich und sein Aussehen ist in Abbildung (c) unten dargestellt.
SOT252 ist ein Hochleistungstransistor mit drei Pins, die von einer Seite ausgehen, und der mittlere Pin ist kürzer und dient als Kollektor. Schließen Sie den größeren Stift am anderen Ende an, bei dem es sich um ein Kupferblech zur Wärmeableitung handelt. Sein Aussehen ist wie in Abbildung (d) unten dargestellt.
Vergleich des Erscheinungsbilds allgemeiner SOT-Pakete
Der SOT-89-MOSFET mit vier Anschlüssen wird häufig auf Motherboards verwendet. Seine Spezifikationen und Abmessungen sind wie folgt:
SOT-89-MOSFET-Größenspezifikationen (Einheit: mm)
5. Kleines Outline-Paket (SOP)
SOP (Small Out-Line Package) ist eines der oberflächenmontierbaren Pakete, auch SOL oder DFP genannt. Die Stifte werden von beiden Seiten der Verpackung in Form eines Möwenflügels (L-Form) herausgezogen. Die Materialien sind Kunststoff und Keramik. Zu den SOP-Verpackungsstandards gehören SOP-8, SOP-16, SOP-20, SOP-28 usw. Die Zahl nach SOP gibt die Anzahl der Pins an. Die meisten MOSFET-SOP-Pakete übernehmen die SOP-8-Spezifikationen. In der Branche wird das „P“ häufig weggelassen und als SO (Small Out-Line) abgekürzt.
SOP-8-Paketgröße
SO-8 wurde zuerst von der PHILIP Company entwickelt. Es ist in Kunststoff verpackt, hat keine Bodenplatte zur Wärmeableitung und weist eine schlechte Wärmeableitung auf. Es wird im Allgemeinen für MOSFETs mit geringer Leistung verwendet. Später wurden nach und nach Standardspezifikationen wie TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP) usw. abgeleitet; Unter diesen werden TSOP und TSSOP häufig in MOSFET-Gehäusen verwendet.
SOP-abgeleitete Spezifikationen, die üblicherweise für MOSFETs verwendet werden
6. Quad Flat Package (QFP)
Der Abstand zwischen den Chip-Pins im QFP-Gehäuse (Plastic Quad Flat Package) ist sehr klein und die Pins sind sehr dünn. Es wird im Allgemeinen in großen oder sehr großen integrierten Schaltkreisen verwendet und die Anzahl der Pins beträgt im Allgemeinen mehr als 100. Chips, die in dieser Form verpackt sind, müssen die SMT-Oberflächenmontagetechnologie verwenden, um den Chip auf das Motherboard zu löten. Diese Verpackungsmethode weist vier Hauptmerkmale auf: ① Sie eignet sich für die SMD-Oberflächenmontagetechnologie zur Installation von Verkabelungen auf Leiterplatten. ② Es ist für den Hochfrequenzeinsatz geeignet; ③ Es ist einfach zu bedienen und weist eine hohe Zuverlässigkeit auf; ④ Das Verhältnis zwischen Chipfläche und Verpackungsfläche ist klein. Wie bei der PGA-Verpackungsmethode wird bei dieser Verpackungsmethode der Chip in eine Kunststoffverpackung eingewickelt und kann die beim Betrieb des Chips entstehende Wärme nicht rechtzeitig ableiten. Es schränkt die Verbesserung der MOSFET-Leistung ein; und die Kunststoffverpackung selbst vergrößert die Größe des Geräts, was den Anforderungen für die Entwicklung von Halbleitern in Richtung leicht, dünn, kurz und klein nicht entspricht. Darüber hinaus basiert diese Art der Verpackungsmethode auf einem einzelnen Chip, was die Probleme einer geringen Produktionseffizienz und hoher Verpackungskosten mit sich bringt. Daher eignet sich QFP besser für den Einsatz in digitalen Logik-LSI-Schaltkreisen wie Mikroprozessoren/Gate-Arrays und eignet sich auch für die Verpackung analoger LSI-Schaltkreisprodukte wie VTR-Signalverarbeitung und Audiosignalverarbeitung.
7、Quad-Flat-Gehäuse ohne Anschlüsse (QFN)
Das QFN-Gehäuse (Quad Flat Non-leaded package) ist auf allen vier Seiten mit Elektrodenkontakten ausgestattet. Da keine Leitungen vorhanden sind, ist die Montagefläche kleiner als bei QFP und die Höhe geringer als bei QFP. Unter diesen wird Keramik-QFN auch als LCC (Leadless Chip Carriers) bezeichnet, und kostengünstiges Kunststoff-QFN mit Glas-Epoxidharz-gedrucktem Substratbasismaterial wird als Kunststoff-LCC, PCLC, P-LCC usw. bezeichnet. Es handelt sich um eine neue oberflächenmontierte Chipverpackung Technologie mit kleiner Padgröße, kleinem Volumen und Kunststoff als Dichtungsmaterial. QFN wird hauptsächlich für die Verpackung integrierter Schaltkreise verwendet, MOSFETs werden nicht verwendet. Da Intel jedoch eine integrierte Treiber- und MOSFET-Lösung vorschlug, brachte es DrMOS in einem QFN-56-Gehäuse auf den Markt („56“ bezieht sich auf die 56 Anschlusspins auf der Rückseite des Chips).
Es ist zu beachten, dass das QFN-Gehäuse die gleiche externe Anschlusskonfiguration wie das Ultra-Thin Small Outline Package (TSSOP) hat, seine Größe jedoch 62 % kleiner ist als das TSSOP. Laut QFN-Modellierungsdaten ist seine thermische Leistung 55 % höher als die von TSSOP-Gehäusen und seine elektrische Leistung (Induktivität und Kapazität) ist 60 % bzw. 30 % höher als die von TSSOP-Gehäusen. Der größte Nachteil besteht darin, dass es schwierig zu reparieren ist.
DrMOS im QFN-56-Gehäuse
Herkömmliche diskrete DC/DC-Abwärtsschaltnetzteile können weder die Anforderungen an eine höhere Leistungsdichte erfüllen, noch können sie das Problem parasitärer Parametereffekte bei hohen Schaltfrequenzen lösen. Mit der Innovation und dem Fortschritt der Technologie ist es Realität geworden, Treiber und MOSFETs zu integrieren, um Multi-Chip-Module zu bauen. Diese Integrationsmethode kann erheblich Platz sparen und die Leistungsaufnahmedichte erhöhen. Durch die Optimierung von Treibern und MOSFETs ist es Realität geworden. Energieeffizienz und hochwertiger Gleichstrom – das ist der integrierte DrMOS-Treiber-IC.
Renesas DrMOS der 2. Generation
Durch das bleifreie QFN-56-Gehäuse ist die thermische Impedanz von DrMOS sehr niedrig; Durch die interne Drahtverbindung und das Kupferclip-Design kann die externe Leiterplattenverkabelung minimiert werden, wodurch Induktivität und Widerstand reduziert werden. Darüber hinaus kann der verwendete Deep-Channel-Silizium-MOSFET-Prozess auch Leitungs-, Schalt- und Gate-Ladungsverluste deutlich reduzieren; Es ist mit einer Vielzahl von Controllern kompatibel, kann verschiedene Betriebsmodi erreichen und unterstützt den aktiven Phasenumwandlungsmodus APS (Auto Phase Switching). Neben der QFN-Verpackung ist auch die bilaterale flache bleifreie Verpackung (DFN) ein neues elektronisches Verpackungsverfahren, das in verschiedenen Komponenten von ON Semiconductor weit verbreitet ist. Im Vergleich zu QFN verfügt DFN auf beiden Seiten über weniger herausführende Elektroden.
8、Plastic Leaded Chip Carrier (PLCC)
PLCC (Plastic Quad Flat Package) hat eine quadratische Form und ist viel kleiner als das DIP-Gehäuse. Es hat 32 Stifte mit Stiften rundherum. Die Pins werden T-förmig an den vier Seiten des Pakets herausgeführt. Es handelt sich um ein Kunststoffprodukt. Der Stiftmittenabstand beträgt 1,27 mm und die Anzahl der Stifte reicht von 18 bis 84. Die J-förmigen Stifte verformen sich nicht leicht und sind einfacher zu bedienen als QFP, aber die Prüfung des Aussehens nach dem Schweißen ist schwieriger. PLCC-Gehäuse eignen sich für die Installation von Verkabelungen auf Leiterplatten mithilfe der SMT-Oberflächenmontagetechnologie. Es bietet die Vorteile einer geringen Größe und einer hohen Zuverlässigkeit. PLCC-Gehäuse sind relativ verbreitet und werden in logischen LSI-, DLD- (oder Programmlogik-Geräten) und anderen Schaltkreisen verwendet. Diese Verpackungsform wird häufig im Motherboard-BIOS verwendet, ist jedoch derzeit bei MOSFETs weniger verbreitet.
Kapselung und Verbesserung für Mainstream-Unternehmen
Aufgrund des Entwicklungstrends zu niedriger Spannung und hohem Strom in CPUs müssen MOSFETs einen großen Ausgangsstrom, einen niedrigen Einschaltwiderstand, eine geringe Wärmeentwicklung, eine schnelle Wärmeableitung und eine geringe Größe aufweisen. Neben der Verbesserung der Chip-Produktionstechnologie und -prozesse verbessern MOSFET-Hersteller auch weiterhin die Verpackungstechnologie. Auf der Grundlage der Kompatibilität mit Standardspezifikationen für das Erscheinungsbild schlagen sie neue Verpackungsformen vor und registrieren Markennamen für die neuen Verpackungen, die sie entwickeln.
1、RENESAS WPAK-, LFPAK- und LFPAK-I-Pakete
WPAK ist ein von Renesas entwickeltes Paket mit hoher Wärmestrahlung. Durch die Nachahmung des D-PAK-Gehäuses wird der Chip-Kühlkörper mit dem Motherboard verschweißt und die Wärme wird über das Motherboard abgeleitet, sodass das kleine WPAK-Paket auch den Ausgangsstrom von D-PAK erreichen kann. WPAK-D2 enthält zwei High/Low-MOSFETs, um die Verdrahtungsinduktivität zu reduzieren.
Renesas WPAK-Paketgröße
LFPAK und LFPAK-I sind zwei weitere von Renesas entwickelte Pakete mit kleinem Formfaktor, die mit SO-8 kompatibel sind. LFPAK ähnelt D-PAK, ist jedoch kleiner als D-PAK. LFPAK-i platziert den Kühlkörper nach oben, um die Wärme über den Kühlkörper abzuleiten.
Renesas LFPAK- und LFPAK-I-Pakete
2. Vishay Power-PAK- und Polar-PAK-Verpackung
Power-PAK ist der von der Vishay Corporation registrierte MOSFET-Paketname. Power-PAK umfasst zwei Spezifikationen: Power-PAK1212-8 und Power-PAK SO-8.
Vishay Power-PAK1212-8-Paket
Vishay Power-PAK SO-8-Paket
Polar PAK ist ein kleines Gehäuse mit beidseitiger Wärmeableitung und eine der Kernverpackungstechnologien von Vishay. Polar PAK ist das gleiche wie das gewöhnliche SO-8-Paket. Es verfügt sowohl auf der Ober- als auch auf der Unterseite der Verpackung über Ableitungspunkte. Es ist nicht einfach, Wärme im Gehäuse anzusammeln und kann die Stromdichte des Betriebsstroms auf das Doppelte von SO-8 erhöhen. Derzeit hat Vishay die Polar PAK-Technologie an STMicroelectronics lizenziert.
Vishay Polar PAK-Paket
3. Onsemi SO-8- und WDFN8-Flachkabelgehäuse
ON Semiconductor hat zwei Arten von Flachleiter-MOSFETs entwickelt, von denen die SO-8-kompatiblen Flachleiter-MOSFETs von vielen Platinen verwendet werden. Die neu eingeführten NVMx- und NVTx-Leistungs-MOSFETs von ON Semiconductor verwenden kompakte DFN5- (SO-8FL) und WDFN8-Gehäuse, um Leitungsverluste zu minimieren. Es verfügt außerdem über einen niedrigen QG und eine niedrige Kapazität, um Treiberverluste zu minimieren.
ON Semiconductor SO-8 Flachleitergehäuse
ON Semiconductor WDFN8-Gehäuse
4. NXP LFPAK- und QLPAK-Verpackung
NXP (ehemals Philips) hat die SO-8-Verpackungstechnologie zu LFPAK und QLPAK verbessert. Unter ihnen gilt LFPAK als das zuverlässigste SO-8-Leistungspaket der Welt; während QLPAK die Eigenschaften einer geringen Größe und einer höheren Wärmeableitungseffizienz aufweist. Im Vergleich zu gewöhnlichem SO-8 nimmt QLPAK eine Leiterplattenfläche von 6*5 mm ein und hat einen Wärmewiderstand von 1,5 k/W.
NXP LFPAK-Paket
NXP QLPAK-Verpackung
4. ST Semiconductor PowerSO-8-Gehäuse
Zu den Leistungs-MOSFET-Chip-Gehäusetechnologien von STMicroelectronics gehören SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK usw. Unter ihnen ist Power SO-8 eine verbesserte Version von SO-8. Darüber hinaus gibt es PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 und andere Pakete.
STMicroelectronics Power SO-8-Gehäuse
5. Fairchild Semiconductor Power 56-Gehäuse
Power 56 ist der exklusive Name von Farichild und der offizielle Name ist DFN5×6. Seine Gehäusefläche ist vergleichbar mit der des häufig verwendeten TSOP-8, und das dünne Gehäuse spart Komponenten-Freiraumhöhe, und das Thermal-Pad-Design an der Unterseite verringert den Wärmewiderstand. Daher haben viele Hersteller von Leistungsgeräten DFN5×6 eingesetzt.
Fairchild Power 56-Paket
6. International Rectifier (IR) Direct FET-Paket
Direct FET bietet eine effiziente obere Kühlung in einem SO-8- oder kleineren Footprint und eignet sich für AC-DC- und DC-DC-Stromumwandlungsanwendungen in Computern, Laptops, Telekommunikations- und Unterhaltungselektronikgeräten. Die Metallgehäusekonstruktion von DirectFET sorgt für eine beidseitige Wärmeableitung und verdoppelt so effektiv die Stromverarbeitungsfähigkeiten von Hochfrequenz-DC/DC-Abwärtswandlern im Vergleich zu diskreten Standardgehäusen aus Kunststoff. Das Direkt-FET-Gehäuse ist ein umgekehrt montierter Typ, bei dem der Abflusskühlkörper (D) nach oben zeigt und mit einer Metallhülle abgedeckt ist, durch die die Wärme abgeführt wird. Die direkte FET-Verpackung verbessert die Wärmeableitung erheblich und nimmt bei guter Wärmeableitung weniger Platz ein.
Zusammenfassen
Da sich die Elektronikfertigungsindustrie in Zukunft weiter in Richtung Ultradünnheit, Miniaturisierung, Niederspannung und Hochstrom entwickelt, werden sich auch das Erscheinungsbild und die interne Verpackungsstruktur von MOSFETs ändern, um sie besser an die Entwicklungsanforderungen der Fertigung anzupassen Industrie. Um die Auswahlschwelle für Elektronikhersteller zu senken, wird außerdem der Trend der MOSFET-Entwicklung in Richtung Modularisierung und Verpackung auf Systemebene immer offensichtlicher, und Produkte werden sich in koordinierter Weise aus mehreren Dimensionen wie Leistung und Kosten entwickeln . Das Gehäuse ist einer der wichtigen Referenzfaktoren für die MOSFET-Auswahl. Unterschiedliche elektronische Produkte stellen unterschiedliche elektrische Anforderungen und unterschiedliche Installationsumgebungen erfordern auch passende Größenspezifikationen. Bei der tatsächlichen Auswahl sollte die Entscheidung nach dem allgemeinen Grundsatz nach den tatsächlichen Bedürfnissen getroffen werden. Einige elektronische Systeme sind durch die Größe der Leiterplatte und die Innenhöhe begrenzt. Beispielsweise verwenden Modulnetzteile von Kommunikationssystemen aufgrund von Höhenbeschränkungen normalerweise DFN5*6- und DFN3*3-Gehäuse; In einigen ACDC-Netzteilen eignen sich ultradünne Designs oder aufgrund von Gehäusebeschränkungen für die Montage von Leistungs-MOSFETs im TO220-Gehäuse. Zu diesem Zeitpunkt können die Stifte direkt in die Wurzel eingeführt werden, was für TO247-verpackte Produkte nicht geeignet ist; Bei einigen ultradünnen Designs müssen die Gerätestifte gebogen und flach gelegt werden, was die Komplexität der MOSFET-Auswahl erhöht.
So wählen Sie einen MOSFET aus
Ein Ingenieur erzählte mir einmal, dass er nie auf die erste Seite eines MOSFET-Datenblatts geschaut habe, weil die „praktischen“ Informationen erst auf der zweiten Seite und darüber hinaus erschienen seien. Praktisch jede Seite eines MOSFET-Datenblatts enthält wertvolle Informationen für Designer. Es ist jedoch nicht immer klar, wie die von den Herstellern bereitgestellten Daten zu interpretieren sind.
Dieser Artikel beschreibt einige der wichtigsten Spezifikationen von MOSFETs, wie sie im Datenblatt angegeben sind und vermittelt Ihnen ein klares Bild, das Sie benötigen, um sie zu verstehen. Wie die meisten elektronischen Geräte werden MOSFETs von der Betriebstemperatur beeinflusst. Daher ist es wichtig, die Testbedingungen zu verstehen, unter denen die genannten Indikatoren angewendet werden. Es ist auch wichtig zu verstehen, ob es sich bei den Indikatoren, die Sie in der „Produkteinführung“ sehen, um „Maximalwerte“ oder „typische“ Werte handelt, da einige Datenblätter dies nicht eindeutig angeben.
Spannungsklasse
Das Hauptmerkmal, das einen MOSFET bestimmt, ist seine Drain-Source-Spannung VDS oder „Drain-Source-Durchbruchspannung“, die höchste Spannung, der der MOSFET ohne Schaden standhalten kann, wenn das Gate mit der Source und dem Drain-Strom kurzgeschlossen wird beträgt 250μA. . VDS wird auch als „absolute Maximalspannung bei 25 °C“ bezeichnet, es ist jedoch wichtig zu bedenken, dass diese absolute Spannung temperaturabhängig ist und im Datenblatt normalerweise ein „VDS-Temperaturkoeffizient“ angegeben ist. Sie müssen auch verstehen, dass der maximale VDS die Gleichspannung zuzüglich etwaiger Spannungsspitzen und Welligkeiten ist, die möglicherweise im Stromkreis vorhanden sind. Wenn Sie beispielsweise ein 30-V-Gerät an einer 30-V-Stromversorgung mit einer Spitze von 100 mV und 5 ns verwenden, überschreitet die Spannung die absolute Höchstgrenze des Geräts und das Gerät wechselt möglicherweise in den Lawinenmodus. In diesem Fall kann die Zuverlässigkeit des MOSFET nicht garantiert werden. Bei hohen Temperaturen kann der Temperaturkoeffizient die Durchbruchspannung erheblich verändern. Beispielsweise haben einige N-Kanal-MOSFETs mit einer Nennspannung von 600 V einen positiven Temperaturkoeffizienten. Wenn sie sich ihrer maximalen Sperrschichttemperatur nähern, verhalten sich diese MOSFETs aufgrund des Temperaturkoeffizienten wie 650-V-MOSFETs. Die Designregeln vieler MOSFET-Benutzer erfordern einen Derating-Faktor von 10 % bis 20 %. In einigen Designs wird angesichts der Tatsache, dass die tatsächliche Durchbruchspannung 5 bis 10 % über dem Nennwert bei 25 °C liegt, ein entsprechender nützlicher Designspielraum zum tatsächlichen Design hinzugefügt, was für das Design sehr vorteilhaft ist. Ebenso wichtig für die richtige Auswahl von MOSFETs ist das Verständnis der Rolle der Gate-Source-Spannung VGS während des Leitungsprozesses. Diese Spannung ist die Spannung, die die vollständige Leitung des MOSFET unter einem bestimmten maximalen RDS(on)-Zustand gewährleistet. Aus diesem Grund hängt der Einschaltwiderstand immer vom VGS-Pegel ab und nur bei dieser Spannung kann das Gerät eingeschaltet werden. Eine wichtige Konstruktionskonsequenz besteht darin, dass Sie den MOSFET nicht vollständig einschalten können, wenn die Spannung niedriger ist als die minimale VGS, die zum Erreichen der RDS(on)-Bewertung verwendet wird. Um beispielsweise einen MOSFET mit einem 3,3-V-Mikrocontroller vollständig einzuschalten, müssen Sie in der Lage sein, den MOSFET bei VGS=2,5 V oder weniger einzuschalten.
Einschaltwiderstand, Gate-Ladung und „Gütefaktor“
Der Durchlasswiderstand eines MOSFET wird immer bei einer oder mehreren Gate-Source-Spannungen bestimmt. Der maximale RDS(on)-Grenzwert kann 20 % bis 50 % über dem typischen Wert liegen. Der maximale Grenzwert von RDS(on) bezieht sich üblicherweise auf den Wert bei einer Sperrschichttemperatur von 25 °C. Bei höheren Temperaturen kann RDS(on) um 30 % bis 150 % ansteigen, wie in Abbildung 1 dargestellt. Da sich RDS(on) mit der Temperatur ändert und der minimale Widerstandswert nicht garantiert werden kann, ist die Stromerkennung auf Basis von RDS(on) nicht gewährleistet eine sehr genaue Methode.
Abbildung 1 RDS(on) steigt mit der Temperatur im Bereich von 30 % bis 150 % der maximalen Betriebstemperatur
Der Einschaltwiderstand ist sowohl für N-Kanal- als auch für P-Kanal-MOSFETs sehr wichtig. Bei Schaltnetzteilen ist Qg ein wichtiges Auswahlkriterium für N-Kanal-MOSFETs, die in Schaltnetzteilen verwendet werden, da Qg die Schaltverluste beeinflusst. Diese Verluste haben zwei Auswirkungen: zum einen die Schaltzeit, die sich auf das Ein- und Ausschalten des MOSFET auswirkt; Die andere ist die Energie, die benötigt wird, um die Gate-Kapazität bei jedem Schaltvorgang aufzuladen. Beachten Sie, dass Qg von der Gate-Source-Spannung abhängt, auch wenn die Verwendung eines niedrigeren Vgs die Schaltverluste reduziert. Um MOSFETs, die für den Einsatz in Schaltanwendungen vorgesehen sind, schnell zu vergleichen, verwenden Entwickler oft eine einzelne Formel bestehend aus RDS(on) für Leitungsverluste und Qg für Schaltverluste: RDS(on)xQg. Dieser „Figure of Merit“ (FOM) fasst die Leistung des Geräts zusammen und ermöglicht den Vergleich von MOSFETs hinsichtlich typischer oder maximaler Werte. Um einen genauen Vergleich zwischen Geräten zu gewährleisten, müssen Sie sicherstellen, dass für RDS(on) und Qg dasselbe VGS verwendet wird und dass die typischen und maximalen Werte in der Veröffentlichung nicht zufällig miteinander vermischt werden. Ein niedrigerer FOM führt zu einer besseren Leistung beim Wechseln von Anwendungen, dies ist jedoch nicht garantiert. Die besten Vergleichsergebnisse können nur in einer tatsächlichen Schaltung erzielt werden, und in einigen Fällen muss die Schaltung möglicherweise für jeden MOSFET feinabgestimmt werden. Nennstrom und Verlustleistung, basierend auf unterschiedlichen Testbedingungen, die meisten MOSFETs weisen im Datenblatt einen oder mehrere kontinuierliche Drainströme auf. Schauen Sie sich das Datenblatt sorgfältig an, um herauszufinden, ob die Nennleistung für die angegebene Gehäusetemperatur (z. B. TC=25 °C) oder Umgebungstemperatur (z. B. TA=25 °C) gilt. Welcher dieser Werte am relevantesten ist, hängt von den Geräteeigenschaften und der Anwendung ab (siehe Abbildung 2).
Abbildung 2 Alle absoluten maximalen Strom- und Leistungswerte sind reale Daten
Für kleine oberflächenmontierte Geräte, die in Handgeräten verwendet werden, kann der relevanteste Strompegel der bei einer Umgebungstemperatur von 70 °C sein. Bei großen Geräten mit Kühlkörpern und forcierter Luftkühlung kann der aktuelle Wert bei TA=25℃ näher an der tatsächlichen Situation liegen. Bei einigen Geräten kann der Chip bei maximaler Sperrschichttemperatur mehr Strom verarbeiten, als die Gehäusegrenzen überschreiten. In einigen Datenblättern handelt es sich bei diesem „chipbegrenzten“ Stromwert um zusätzliche Informationen zum „paketbegrenzten“ Stromwert, die Ihnen einen Eindruck von der Robustheit des Chips vermitteln können. Ähnliche Überlegungen gelten für die kontinuierliche Verlustleistung, die nicht nur von der Temperatur, sondern auch von der Einschaltdauer abhängt. Stellen Sie sich ein Gerät vor, das 10 Sekunden lang kontinuierlich mit PD = 4 W bei TA = 70 °C betrieben wird. Was einen „kontinuierlichen“ Zeitraum ausmacht, hängt vom MOSFET-Gehäuse ab. Daher sollten Sie das normalisierte Diagramm der thermischen Übergangsimpedanz aus dem Datenblatt verwenden, um zu sehen, wie die Verlustleistung nach 10 Sekunden, 100 Sekunden oder 10 Minuten aussieht . Wie in Abbildung 3 dargestellt, beträgt der Wärmewiderstandskoeffizient dieses Spezialgeräts nach einem 10-Sekunden-Impuls etwa 0,33. Das bedeutet, dass die Wärmeableitungskapazität des Geräts nur noch 1,33 W statt 4 W beträgt, sobald das Gehäuse nach etwa 10 Minuten die thermische Sättigung erreicht . Allerdings kann die Wärmeableitungskapazität des Geräts bei guter Kühlung etwa 2 W erreichen.
Abbildung 3 Wärmewiderstand des MOSFET bei angelegtem Leistungsimpuls
Tatsächlich können wir die Auswahl eines MOSFET in vier Schritte unterteilen.
Der erste Schritt: Wählen Sie N-Kanal oder P-Kanal
Der erste Schritt bei der Auswahl des richtigen Geräts für Ihr Design ist die Entscheidung, ob Sie einen N-Kanal- oder P-Kanal-MOSFET verwenden möchten. Wenn in einer typischen Leistungsanwendung ein MOSFET mit Masse verbunden ist und die Last an die Netzspannung angeschlossen ist, bildet der MOSFET den Low-Side-Schalter. Im Low-Side-Schalter sollten N-Kanal-MOSFETs verwendet werden, da die zum Ein- und Ausschalten des Geräts erforderliche Spannung berücksichtigt werden muss. Wenn der MOSFET mit dem Bus und der Last mit Masse verbunden ist, wird ein High-Side-Schalter verwendet. In dieser Topologie werden üblicherweise P-Kanal-MOSFETs verwendet, was auch auf Überlegungen zur Spannungssteuerung zurückzuführen ist. Um das richtige Gerät für Ihre Anwendung auszuwählen, müssen Sie die zum Betrieb des Geräts erforderliche Spannung und die einfachste Möglichkeit ermitteln, dies in Ihrem Design zu erreichen. Der nächste Schritt besteht darin, die erforderliche Nennspannung oder die maximale Spannung zu bestimmen, der das Gerät standhalten kann. Je höher die Nennspannung, desto höher sind die Kosten des Geräts. Erfahrungsgemäß sollte die Nennspannung größer sein als die Netzspannung bzw. Busspannung. Dadurch wird ein ausreichender Schutz gewährleistet, sodass der MOSFET nicht ausfällt. Bei der Auswahl eines MOSFET muss die maximale Spannung bestimmt werden, die vom Drain zur Source toleriert werden kann, also der maximale VDS. Es ist wichtig zu wissen, dass sich die maximale Spannung, die ein MOSFET mit der Temperatur ändert, aushalten kann. Entwickler müssen Spannungsschwankungen über den gesamten Betriebstemperaturbereich testen. Die Nennspannung muss genügend Spielraum haben, um diesen Schwankungsbereich abzudecken, um sicherzustellen, dass der Stromkreis nicht ausfällt. Zu den weiteren Sicherheitsfaktoren, die Konstrukteure berücksichtigen müssen, gehören Spannungstransienten, die durch Schaltelektronik wie Motoren oder Transformatoren verursacht werden. Die Nennspannungen variieren je nach Anwendung; typischerweise 20 V für tragbare Geräte, 20–30 V für FPGA-Netzteile und 450–600 V für 85–220 VAC-Anwendungen.
Schritt 2: Bestimmen Sie den Nennstrom
Der zweite Schritt besteht darin, die aktuelle Nennleistung des MOSFET auszuwählen. Abhängig von der Schaltungskonfiguration sollte dieser Nennstrom der maximale Strom sein, dem die Last unter allen Umständen standhalten kann. Ähnlich wie bei der Spannungssituation muss der Entwickler sicherstellen, dass der ausgewählte MOSFET diesem Nennstrom standhält, selbst wenn das System Stromspitzen erzeugt. Die beiden berücksichtigten Strombedingungen sind der kontinuierliche Modus und die Impulsspitze. Im kontinuierlichen Leitungsmodus befindet sich der MOSFET in einem stationären Zustand, in dem kontinuierlich Strom durch das Gerät fließt. Eine Impulsspitze bezieht sich auf einen großen Stromstoß (oder Spitzenstrom), der durch das Gerät fließt. Sobald der maximale Strom unter diesen Bedingungen ermittelt ist, muss nur noch ein Gerät ausgewählt werden, das diesen maximalen Strom verarbeiten kann. Nach der Auswahl des Nennstroms muss auch der Leitungsverlust berechnet werden. In tatsächlichen Situationen ist ein MOSFET kein ideales Gerät, da es während des Leitungsprozesses zu einem elektrischen Energieverlust kommt, der als Leitungsverlust bezeichnet wird. Ein MOSFET verhält sich im eingeschalteten Zustand wie ein variabler Widerstand, der durch den RDS(ON) des Geräts bestimmt wird und sich erheblich mit der Temperatur ändert. Die Verlustleistung des Gerätes kann durch Iload2×RDS(ON) berechnet werden. Da sich der Einschaltwiderstand mit der Temperatur ändert, ändert sich auch die Verlustleistung proportional. Je höher die an den MOSFET angelegte Spannung VGS ist, desto kleiner ist RDS(ON); umgekehrt, desto höher ist der RDS(ON). Für den Systemdesigner kommen hier die Kompromisse je nach Systemspannung ins Spiel. Bei tragbaren Designs ist es einfacher (und häufiger), niedrigere Spannungen zu verwenden, während bei Industriedesigns höhere Spannungen verwendet werden können. Beachten Sie, dass der RDS(ON)-Widerstand mit dem Strom leicht ansteigt. Variationen verschiedener elektrischer Parameter des RDS(ON)-Widerstands finden Sie im technischen Datenblatt des Herstellers. Die Technologie hat einen erheblichen Einfluss auf die Geräteeigenschaften, da einige Technologien dazu neigen, RDS(ON) zu erhöhen, wenn der maximale VDS erhöht wird. Wenn Sie bei einer solchen Technologie VDS und RDS(ON) reduzieren möchten, müssen Sie die Chipgröße erhöhen, wodurch die entsprechende Paketgröße und die damit verbundenen Entwicklungskosten steigen. In der Branche gibt es mehrere Technologien, die versuchen, die Zunahme der Chipgröße zu kontrollieren. Die wichtigsten davon sind Kanal- und Ladungsausgleichstechnologien. Bei der Trench-Technologie wird ein tiefer Graben in den Wafer eingebettet, der normalerweise für niedrige Spannungen reserviert ist, um den Einschaltwiderstand RDS(ON) zu reduzieren. Um den Einfluss des maximalen VDS auf RDS(ON) zu reduzieren, wurde während des Entwicklungsprozesses ein epitaktisches Wachstumssäulen-/Ätzsäulenverfahren eingesetzt. Fairchild Semiconductor hat beispielsweise eine Technologie namens SuperFET entwickelt, die zusätzliche Herstellungsschritte zur RDS(ON)-Reduzierung hinzufügt. Dieser Fokus auf RDS(ON) ist wichtig, da RDS(ON) mit zunehmender Durchbruchspannung eines Standard-MOSFET exponentiell zunimmt und zu einer Vergrößerung der Chipgröße führt. Der SuperFET-Prozess verändert die exponentielle Beziehung zwischen RDS(ON) und Wafergröße in eine lineare Beziehung. Auf diese Weise können SuperFET-Geräte einen ideal niedrigen RDS(ON) bei kleinen Chipgrößen erreichen, selbst bei Durchbruchspannungen von bis zu 600 V. Das Ergebnis ist, dass die Wafergröße um bis zu 35 % reduziert werden kann. Für Endverbraucher bedeutet dies eine deutliche Reduzierung der Paketgröße.
Schritt drei: Bestimmen Sie die thermischen Anforderungen
Der nächste Schritt bei der Auswahl eines MOSFET besteht in der Berechnung der thermischen Anforderungen des Systems. Designer müssen zwei verschiedene Szenarien berücksichtigen: das Worst-Case-Szenario und das reale Szenario. Es wird empfohlen, das Worst-Case-Berechnungsergebnis zu verwenden, da dieses Ergebnis eine größere Sicherheitsmarge bietet und sicherstellt, dass das System nicht ausfällt. Es gibt auch einige Messdaten, die im MOSFET-Datenblatt beachtet werden müssen; B. der Wärmewiderstand zwischen dem Halbleiterübergang des verpackten Geräts und der Umgebung sowie die maximale Übergangstemperatur. Die Sperrschichttemperatur des Geräts entspricht der maximalen Umgebungstemperatur plus dem Produkt aus Wärmewiderstand und Verlustleistung (Sperrschichttemperatur = maximale Umgebungstemperatur + [Wärmewiderstand × Verlustleistung]). Mit dieser Gleichung lässt sich die maximale Verlustleistung des Systems ermitteln, die per Definition gleich I2×RDS(ON) ist. Da der Entwickler den maximalen Strom bestimmt hat, der durch das Gerät fließt, kann RDS(ON) bei unterschiedlichen Temperaturen berechnet werden. Es ist erwähnenswert, dass Designer beim Umgang mit einfachen thermischen Modellen auch die Wärmekapazität des Halbleiterübergangs/Gerätegehäuses und des Gehäuses/der Umgebung berücksichtigen müssen; Dies setzt voraus, dass sich Leiterplatte und Gehäuse nicht sofort erhitzen. Beim Lawinendurchbruch überschreitet die Sperrspannung am Halbleiterbauelement den Maximalwert und bildet ein starkes elektrisches Feld, das den Strom im Bauelement erhöht. Dieser Strom verbraucht Strom, erhöht die Temperatur des Geräts und führt möglicherweise zu einer Beschädigung des Geräts. Halbleiterunternehmen führen Lawinentests an Geräten durch, berechnen ihre Lawinenspannung oder testen die Robustheit des Geräts. Es gibt zwei Methoden zur Berechnung der Lawinennennspannung; Eine davon ist die statistische Methode und die andere die thermische Berechnung. Die thermische Berechnung wird häufig verwendet, da sie praktischer ist. Viele Unternehmen haben Einzelheiten zu ihren Gerätetests bereitgestellt. Beispielsweise stellt Fairchild Semiconductor „Power MOSFET Avalanche Guidelines“ zur Verfügung (Power MOSFET Avalanche Guidelines – kann von der Fairchild-Website heruntergeladen werden). Neben der Informatik hat auch die Technologie einen großen Einfluss auf den Lawineneffekt. Beispielsweise erhöht eine Vergrößerung der Chipgröße die Lawinenresistenz und letztendlich die Robustheit des Geräts. Für Endbenutzer bedeutet dies, größere Pakete im System zu verwenden.
Schritt 4: Bestimmen Sie die Leistung des Switches
Der letzte Schritt bei der Auswahl eines MOSFET besteht darin, die Schaltleistung des MOSFET zu bestimmen. Es gibt viele Parameter, die die Schaltleistung beeinflussen, aber die wichtigsten sind Gate/Drain-, Gate/Source- und Drain/Source-Kapazität. Diese Kondensatoren erzeugen Schaltverluste im Gerät, da sie bei jedem Schalten aufgeladen werden. Dadurch verringert sich die Schaltgeschwindigkeit des MOSFET und auch die Geräteeffizienz verringert sich. Um die Gesamtverluste in einem Gerät während des Schaltens zu berechnen, muss der Entwickler die Verluste beim Einschalten (Eon) und die Verluste beim Ausschalten (Eoff) berechnen. Die Gesamtleistung des MOSFET-Schalters kann durch die folgende Gleichung ausgedrückt werden: Psw = (Eon + Eoff) × Schaltfrequenz. Die Gate-Ladung (Qgd) hat den größten Einfluss auf die Schaltleistung. Aufgrund der Bedeutung der Schaltleistung werden ständig neue Technologien entwickelt, um dieses Schaltproblem zu lösen. Mit zunehmender Chipgröße steigt die Gate-Ladung; Dadurch erhöht sich die Gerätegröße. Um Schaltverluste zu reduzieren, sind neue Technologien wie die Kanal-Dickboden-Oxidation entstanden, die darauf abzielen, die Gate-Ladung zu reduzieren. Beispielsweise kann die neue SuperFET-Technologie Leitungsverluste minimieren und die Schaltleistung verbessern, indem RDS(ON) und Gate-Ladung (Qg) reduziert werden. Auf diese Weise können MOSFETs schnelle Spannungstransienten (dv/dt) und Stromtransienten (di/dt) beim Schalten bewältigen und sogar bei höheren Schaltfrequenzen zuverlässig arbeiten.
Zeitpunkt der Veröffentlichung: 23. Okt. 2023
